asset，英文名词，表示财产，资产、 (一项)财物，有价值的物品、宝贵的人材；有益的品质，才能；有利条件等意思。asset也是美国一家边界扫描公司的名字，其产品致力于尺寸小和使用方便的特点。随着微电子技术进入超大规模集成电路时代，电路的高度复杂性及多层印制板、表面贴装（SMT）、圆片规模集成（WSI）和多芯片模块（MCM）技术在电路系统中的运用，使得电路节点的物理可访问性正逐步削减以至于消失，电路和系统的可测试性急剧下降，测试费用在电路和系统总费用中所占的比例在不断上升。

asset

美国

服务业

边界扫描概述

随着微电子技术进入超大规模集成电路时代，电路的高度复杂性及多层印制板、表面贴装（SMT）、圆片规模集成（WSI）和多芯片模块（MCM）技术在电路系统中的运用，使得电路节点的物理可访问性正逐步削减以至于消失，电路和系统的可测试性急剧下降，测试费用在电路和系统总费用中所占的比例在不断上升。针对电路的器件布局日益复杂、元器件复杂的封装、密集的管脚；线路板小型化、线越来越细等这些问题就会给电路的线路检测、线路板故障的检查以及排除和FLASH、CPLD ISP(在线编程)带来很大的麻烦，用传统的ICT(线路检测设备)已经很难，甚至不可能解决这些问题，因此人们开始寻求更方便、更快捷的方式来替代传统的检测手段。现在一种叫边界扫描的技术越来越多引起人们的注意，应用比较广泛的是JTAG接口协议，基于JTAG协议而开发的边界扫描产品也越来越多：边界扫描测试是在 20 世纪 80 年代中期作为解决 PCB 物理访问问题的 JTAG 接口发展起来的，基于JTAG协议而开发的边界扫描产品也越来越多。JTAG测试的广泛应用和科技的发展，适用于JTAG测试的工业标准也在逐步推进，从最初的用于互连测试的IEEE 1149.1工业标准，到1999年推出的适合数模混合测试的IEEE Std 1149.4-1999，再到2000年推出的可以对Flash，CPLD，FPGA进行ISP（In System Programming系统内编程）的IEEE 1532-2000。JTAG测试的功能逐渐强大和完善，从而在更多的领域得到越来越广泛地应用，并已成为国际上通用的电路板测试方法。[1]

ScanWorks测试系统组成

ScanWorks测试软件结构

ScanWorks测试软件主要实现两个功能：1. 根据网络表和JTAG芯片的BSDL文件，产生包含所需要的测试数据串（脉冲序列代码）的测试程序；2. 生成存储器和可编程器件在线烧录数据。

ScanWorks测试软件基本功能还包括：

·生成测试覆盖率报告

·测试错误的分析诊断（管脚级）及图形显示

·程序调试

·执行存储器测试

·可编程器件程序烧录

ScanWorks测试系统硬件结构

ScanWorks测试系统硬件的功能：将程序中的测试数据串（脉冲序列代码）转换成实际的脉冲序列，输出给待测电路板，并且接收测试数据回到测试系统中，从而实施测试。简单的讲就是测试系统与待测电路板的通讯接口。

ScanWorks测试系统硬件基本包括：

·一台PC, Windows XP，2000 or NT的操作系统

·卡式JTAG控制器（PCI-100，PCI-400 PCI card）

·接口适配盒

·电缆

美国ASSET InterTech

美国ASSET InterTech边界扫描公司是一

家有13年历史,专业从事边界扫描技术开发与研究的公司，其开发的边界扫描工具在销售市场的占有率第一，并且与摩托罗拉，诺基亚，思科等知名公司有着长期良好的合作关系，在边界扫描项目中连续三年获得Best in Test大奖，参与(IEEE1149.1, 1149.4, 1532,1149.6,IJTAG)标准的制定，在业内享有良好的口碑和信誉。美国的ASSET公司利用边界扫描的技术开发了的线路检测设备，相对于传统的检测方式，ASSET公司开发的新产品具有尺寸小、使用方便以及可靠性高等特点。

PCI-400特点

大容量: 超过7000个零件模型

速度快:2~10秒准确找出故障点，整板测试时间小于30秒（不包括Flash编程）

准确率高:可以准确定位至网络或零件脚

数据分析:对故障点进行准确的分析并产生详细的报告

应用范围:

准确的测试线路的开短路

解决PCB测试点减少的问题（针对于物理探测点少）

测试晶片的焊接问题 (特别是BGA)

可以直接在板上通过边界扫描芯片对可编程晶片进行编程（包括FLASH和CPLD等）

对新产品的测试使用时间短

快速生产测试可以节省测试时间

高级与快速板卡修理

测试和技术再利用 (产品周期), 随时 –随地测试 – 无需培训 (运行测试)

附件尺寸：200.22 KB

内部故障定位浏览器

附件尺寸：218.25 KB

通过内部故障定位器准确的反应了当前电路板的情况，无需输入复杂的指令来进行操作，通过接口信号传输利用扫描,可以快速的对当前所反映出的错误来进行维修.

附件尺寸：140.74 KB

边界扫描原理

IEEE 1149.1 标准规定了一个四线串行接口(第五条线是可选的)，该接口称作测试访问端口 (TAP)，用于访问复杂的集成电路 (IC)，例如微处理器、DSP、ASIC 和 CPLD。除了 TAP 之外，混合 IC内部也包含移位寄存器和状态机，以执行边界扫描功能。在 TDI(测试数据输入)引线上输入到芯片中的数据存储在指令寄存器中或数据寄存器中。串行数据从 TDO(测试数据输出)引线上离开芯片。 边界扫描逻辑由 TCK(测试时钟)上的信号计时，而且 TMS(测试模式选择)信号驱动 TAP 控制器的状态。 TRST*(测试重置)是可选项，而且可作为硬件重置信号。 在 PCB 上可串行互连多个可兼容扫描功能的 IC，形成一个或多个边界扫描链，每一个链有其自己的 TAP。 每一个扫描链提供电气访问，从串行 TAP 接口到作为链的一部分的每一个 IC 上的每一个引线。 在正常操作过程中，IC 执行其预定功能，就好像边界扫描电路不存在。但是，当为了进行测试或在系统编程而激活设备的扫描逻辑时，数据可以传送到 IC 中，并且使用串行接口从 IC 中读取出来。 这样的数据可以用来激活设备核心，将信号从设备引线发送到 PCB 上，读出 PCB 的输入引线并读出设备输出。[2]